| | | |
| SOC设计时代的IC制程整合/ Design rule介绍 （已过期） |
课程编号：29685 |
|
|
| 上课时间： |
从 2008-06-14 09:30 到 2008-06-15 16:30 |
| 课程时长： |
12 小时 |
| 市 场 价： |
1800 元 |
| 淘 课 价： |
1800 元
（在淘课网用现金采购此课程，即获 2,700 淘币） 淘币细则 | 淘币换好礼
|
| 淘币兑换： |
180,000 淘币
（若您有足够淘币，您也可以用淘币兑换此课程） 如何获取淘币
|
| 开课地点： |
上海市
上海浦东新区张江高科技园区碧波路500号 |
| 人 气： |
13
发表评价
|
|
| 课程类别： |
个人技能 其它 |
|
|
|
电话咨询开课机构
报名热线： 021-61505199
培训受众
IC Design House 人员:负责电路设计，版图, 或Foundry contact 人员都适合
.IC Foundry 人员: 制程整合，产品/品管工程，客户/技术行销，设计部门及Process modules 人员对制程整合有兴趣，或未来想转入整合或CE部门的人士都适合
课程收益
目前的晶片设计，已渐渐趋向系统单晶片化设计(System-On-Chip, SOC),即由原来较简单的纯Digital Logic设计变成混合了更多IP 或电路较复杂的 Mixing Analog and Digital (Mixed-Signal)设计。再加上通信时代RF电路的需求，原来纯Digital Logic的设计和IC制造知识，对大部分的设计及 Foundry厂人员而言已不敷使用。
.本课程包含所有IC design house 在半导体厂流片所需的知识，深入浅出的介绍 完整的SOC 相关Logic/ Mixed-Signal/ RF制程整合的知识。
课程内容
为配合国内IC design的技术，课程内容将注重在
（1）CMOS Process Integration
.Regular Logic process flow
.Regular Mixed-Signal，RF process flow
.Low-Power，High-Speed special concern
（2）Yield Introduction
.The concept for D0 (defect density)
.The Yield model for Yield Predict and Yield Improvement
（3）WAT Introduction
.Wafer shipping Accept Electrical Test
.Important test structures for Design Rule verification
（4）Design Rules Introduction
.Regular Logic D/R introduction
.Regular Mixed-signal，RF D/R introduction
.Brief introduction for DFM(Design For Manufacturing)
讲师介绍
经历：
1. 联华电子制程整合部经理,制程整合/技术开发10年经验
2. 国际电子组件会议(IEDM)IC制造委员会(ICM)论文审查委员(2000-2002)
3. 国际电子组件会议(IEDM)亚洲主席(2003-2004)
教育：
中国台湾交通大学电子工程博士
第十二届中国台湾发明奖(2003)
著作:CMOS组件物理与制程整合专书
21篇半导体制程/组件开发论文
96件中国台湾/美国/日本/韩国半导体制程专利
|
|