您的位置: 首页 > 公开课首页 > 拓展/其它 > 课程详情

details

FPGA/CPLD初级班-FPGA/CPLD软硬件开发设计

暂无评价   
  • 开课时间:2007年10月01日 09:00 周一 查找最新
  • 结束时间:2007年10月01日 17:00 周一
  • 课程时长:12小时
  • 招生进展:
  • 开课地点:
  • 授课讲师: 待定
  • 课程编号:17135
  • 课程分类:拓展/其它
  •  
  • 收藏 人气:896
您实际购买的价格
付款时最多可用0淘币抵扣0元现金
购买成功后,系统会给用户帐号返回的现金券
淘课价
1500
可用淘币
0
返现金券
待定

你还可以: 收藏

培训受众:

理工科类大专以上学历;喜欢并有志投身于IT事业;具备一定硬件知识;

课程收益:

>>> 课程目标
通过本期培训不但能够使学员掌握Verilog HDL语言以及FPGA/CPLD软硬件开发设计的方法与流程,而且能够利用FPGA/CPLD做小项目的开发设计。
>>> 入学要求
理工科类大专以上学历;喜欢并有志投身于IT事业;具备一定硬件知识;
>>> 实验器材
XC3S 400 开发板

课程大纲:

>>> 质量保障
◆ 雄厚的师资力量、经典完善的课程体系、提供丰富的课程录象及完善的教学管理确保教学质量;
◆ 培训结束后免费提供一年的技术支持,充分保证培训后出效果; ◆ 本期如有未学懂的内容下期可免费再学;
◆ 入学即签推荐就业协议;
>>> 开课情况
◆ 开课时间:
待定 ◆ 学  时:
总计: 30学时 ◆ 培训费用:(含教材费) 学生: 元(凭有效证件)其他:元 ◆ 上课地点:(中嵌教育本部)成都市科华北路47号(川大科技大厦) ◆ 外地学员:可协助安排食宿(须提前预定)
>>> 具体课程安排

第一篇 FPGA/CPLD软硬件开发设计概述(2学时)
1,FPGA/CPLD的特点、基本原理
2,FPGA/CPLD开发设计步骤
3,实时信号处理系统的技术难点及解决办法
4,如何设计复杂的数字逻辑系统
第二篇 Verilog HDL设计(6学时)
1,Verilog HDL设计方法概述
2,简单的Verilog HDL模块
3,数据类型、常量、变量、运算符及其表达式
4,阻塞赋值和非阻塞赋值
5,条件语句、循环语句以及结构说明语句
6,系统函数、任务以及编译预处理
7,实验与辅导1:时钟发生器
8,实验与辅导2:16位乘法器芯片设计
第三篇 FPGA/CPLD软硬件开发设计及实验与辅导(12学时)
1,ISE系统简介
2,ISE的工程管理器与设计输入工具
3,ISE中集成的综合工具
4,实验与辅导3:自动控制分频器
5,Modelsim仿真工具的安装与使用
6,实验与辅导4:实时信号检测器
7,IP核生成工具以及设计结构向导的使用
8,实验与辅导5:利用IP核生成工具实现波形发生器
9,实验与辅导6:利用设计结构向导实现小数倍分频器
第四篇 开发电路板设计原理及实验与辅导(5学时)
1,开发电路板设计原理
2,ISE中的约束、配置工具以及在线逻辑分析仪的使用
3,实验与辅导7:基于开发电路板的实验与辅导
第五篇 综合实验与辅导:基于开发电路板的全功能电子抢答器(5学时)

本课程名称: FPGA/CPLD初级班-FPGA/CPLD软硬件开发设计

查看更多:拓展/其它公开课

相关的最新课程
讲师动态评分 与同行相比

授课内容与课纲相符00%

讲师授课水平00%

服务态度00%